Go Back

業界

テクノロジー

DSO.ai | Synopsys

もっと詳しく知る →

車載システム設計工程の前倒し

資料ダウンロード →

設計/検証/製造性の追求

EDAリーディング・カンパニーのシノプシスがお届けするソリューション/サービス

設計用IP

高品質IPで皆様のシリコンでの成功を加速

ソフトウェア・セキュリティ/クオリティ

SDLC全体を通してビジネス・リスクを軽減する

会社情報

リソース

SNUG

詳細はこちら →

Synopsys Careers

Pursue Your Passion

もっと詳しく知る →

Formality

検証可能な最高度のQoR...最大5倍高速化

ユーザによるWebセミナー

Achieving the Best Verifiable QoR using Formal Equivalence Verification for PPA-Centric Designs

Speakers: Sidharth Ranjan Panda, Intel Corporation and Avinash Palepu, Synopsys

Comprehensive Real-Time Low-Power Equivalence Signoff Using Formality

Speakers: Ramanathan Lakshmanan, Samsung Semiconductor Research and Alphyn Stanley, Synopsys

Watch On Demand

ViaSat社でFormalityとLynxを統合して採用

スピーカー: Matteo Citarelli（ViaSat）、Avinash Palepu（シノプシス）

今すぐ見る

Broadcom：最高度の検証可能なQoR – フォーマル等価検証の尺度

スピーカー: Sathappan Palaniappan、Broadcom主任エンジニア

今すぐ見る

SNUGペーパー

以下の文書にアクセスするにはSolvNetPlusアカウントが必要です。

Seagate

System Verilogインターフェイスのパラメータ化によるフルチップのフラットなフォーマル検証のケーススタディ

今すぐ読む

533711256

NXP

ハイブリッド階層型およびフラット手法で一見解決困難な25M+ゲート設計に取り組むためのDivide and Conquer（分割による問題解決）戦略

今すぐ読む

NVIDIA

フォーマル検証の成功戦略

今すぐ読む

NXP

不完全/部分的なパワーアーキテクチャが存在するRTL設計においてフォーマル検証の不一致を解決

今すぐ読む

Broadcom

数百万ゲート規模の複雑なSoC向けのローパワーベース・フローにFormalityが挑む

今すぐ読む

Arm

シノプシスのVCS、DC、Formalityを使用したシンプルなRTL IP難読化フロー

今すぐ読む

R&D部門の声

Formality等価検証検証可能な最高度のQoR...最大5倍高速化

R&D担当シニア・ディレクターのTodd Buzanが、いかにFormalityが合成中にアグレッシブな最適化を行いQoR向上を実現するかを説明します。

今すぐ見る

Formality分散検証技術のご紹介

シニアR&DマネージャーのPhillip Baraonaが、Formalityの最新の適応型の分散検証技術でTATを最大5分の1に短縮する方法を説明します。

今すぐ見る

Formality ECO
ECOの高速化、品質向上、初回成功

詳細はこちら