DSO.ai
AI驱动的设计应用
了解更多 →
DesignWare 晶粒间 IP 解决方案
概览
Synopsys 完整的 DesignWare® 晶粒间 IP 解决方案包含具有领先功耗、延迟和芯片边缘效率的控制器、112G USR/XSR 和 HBI PHY，用于针对超大规模数据中心、AI 和网络应用的高性能计算 SoC。可配置的晶粒间控制器包含可选的 FEC 和重发机制，并与 112G USR/XSR PHY 无缝互操作，提供低延迟、可靠的 NOC 到 NOC 解决方案，支持全速PAM-4 PHY 带宽。这种 USR/XSR PHY IP 运用每通道高达 112G 的高速 SerDes PHY 技术，构建超短距离链路。这种高带宽互连 (HBI) PHY IP 运用宽并行总线技术，实现每引脚 4Gbps 的低延迟晶粒间连接。
线上活动 | Events