ニュースリリース - 2023年9月25日

シノプシスとTSMC、先進のTSMCプロセス・ノード間でのアナログデザイン・マイグレーションを促進するリファレンス・フローの提供を開始

EDAスイート Synopsys.aiで強化されたAIベースのアナログデザイン・マイグレーション・フローによりアナログ/ミックスドシグナルSoCの生産性が向上

概要

• 手作業や反復作業に要する数週間を削減し、設計品質を向上させつつ回路最適化を実現するAIベース設計ソリューション。
• すべての先進TSMC FinFETノードに対応した相互運用可能なプロセス・デザイン・キットが、アナログ設計の早期立ち上げを支援。
• Ansys社およびKeysight社と共同開発したRF設計リファレンス・フローが、最新のRF設計のための完全なソリューションを提供。

2023年9月25日 カリフォルニア州サニーベール発 - シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、N4P、N3E、N2をはじめとするTSMC社の先端プロセス・テクノロジ間でのアナログデザイン・マイグレーションを実現する設計フローを発表した。Custom Design Familyの一部であるアナログデザイン・マイグレーション・フローには、マシンラーニング・ベースの回路図作成ソリューションおよびテンプレートベースのレイアウト・マイグレーション・ソリューションが含まれており、アナログデザイン・マイグレーション・タスク全体を高速化する。デザイン・マイグレーション・ソリューションの一部として、寄生を考慮したAIベースの最適化テクノロジが統合されており、アナログデザインをすべての仕様に適合させるために必要な手作業と反復作業を軽減できる。このフローを活用することにより、設計者は、エンジニアリングの時間と労力を数週間削減しながら、新しいテクノロジ・ノードでデザインを最適化することが可能となった。

TSMC社　デザイン・インフラストラクチャ・マネージメント　責任者　Dan Kochpatcharin氏は次のように語っている。「当社の最先端プロセス・テクノロジは、性能と電力効率の点で大きな優位性を持っており、設計チームは今日のスマートでコネクテッド、そして高いコンピューティング能力が必要なアプリケーションで求められる革新的なチップを実現することができます。シノプシス社との長い協業の歴史は、既存のアナログデザインを次世代TSMCプロセスに移行するお客様に、生産性の向上と市場投入までにかかる期間の短縮という利益をもたらし続けています」

シノプシス　EDAグループ　ストラテジ＆プロダクトマネージメント担当副社長　Sanjay Baliは次のように述べている。「チップの複雑化、限られたエンジニアリング・リソース、納期の厳格化といった背景から、チップ開発企業各社はAIを活用した設計ソリューションに移行して、設計品質の向上と納期短縮に取り組んでおられます。TSMC社との協業を通じて開発したN4P、N3E、N2プロセス向けアナログデザイン・マイグレーション・フローにより、お客様各社では、特定ノードから異なるノードへの効率的なデザイン移行により大幅な生産性向上を実現することができます」

アナログデザインの効率的なマイグレーションを実現

昨年秋、シノプシスはTSMC OIP Partner of the Yearに認定された。認定されたシノプシスCustom Design Familyは、マシンラーニング・ベースの回路図作成機能およびテンプレートベースのレイアウト・マイグレーション機能を提供し、TSMC社の先進ノード間でアナログデザインを移行する際に既存IPを効率的に再利用できる。アナログデザイン・マイグレーション・フローの主要コンポーネントは、シノプシスの設計/レイアウト・ソリューション Custom Compiler、設計/解析環境 PrimeWave™、回路シミュレーション・ソリューション PrimeSim™で構成されている。これらはTSMC社のすべての先進FinFETテクノロジに対応しており、SPICE、FastSPICE、ミックスドシグナル・シミュレーションで優れたパフォーマンスを発揮する。

設計の早期開始を促進

TSMCのN4P、N3E、N2プロセスにチューニングされた相互運用可能なプロセス・デザイン・キット（iPDK）が利用可能になったことで、アナログ設計チームはプロジェクトを早期に開始し、生産性の高い道を歩むことができる。このiPDKを使用することにより、自社の設計フローで業界最高水準のシノプシス・ツールを使用し、開発フローを簡素化し、納期を短縮することができる。

さらに、Ansys社およびKeysight社との協業により開発されたTSMC N4P RF FinFETプロセス用のRFICリファレンス・フローが利用可能になり、RF設計を加速できる。このオープンなRF設計フローにより、RF SoC設計エンジニアは性能/電力効率/開発期間の要件を満たすことができる。

提供可能時期

シノプシスのアナログデザイン・マイグレーション・フローならびにRF設計ソリューションは、既に提供を開始している。

• Custom Design Familyの詳細は下記より入手可能
  https://www.synopsys.com/implementation-and-signoff/custom-design-platform.html

• RF設計ソリューションの詳細は下記より入手可能
  https://www.synopsys.com/rf-design.html

• カスタム・クイック・スタートキットの詳細は下記より入手可能
  https://www.synopsys.com/implementation-and-signoff/resources/videos/qsk-video-whitepaper.html

関連情報

• 関連プレスリリース
  シノプシスとTSMC、協業を通じて2nmデジタル/アナログ設計フローを認証、先進SoC設計のイノベーションを加速
  https://www.synopsys.com/ja-jp/japan/press-releases/2023-09-25.html

シノプシスについて

Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、業界で最も広範囲をカバーしたアプリケーション・セキュリティ・テスティング・ソリューションならびにサービスを提供しているS&P 500カンパニーである。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、よりセキュアでハイ・クオリティなコードを開発しているソフトウェア開発者に、革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。