シノプシス、高性能な信号処理SoC設計向けにARC VPX DSP Processor IPを提供

高度な並列処理が要求される車載システム、センサー・フュージョン・システム、通信システムを高速化する超ワイド・ベクター・アーキテクチャを搭載したDesignWare ARC VPX5ならびにVPX5FS DSP

概要

• 高度な並列処理向けに最適化された超長命令セットならびにVLIW/SIMDアーキテクチャをベースに開発されたARC VPX5ならびにVPX5FS DSP Processors

• 1クロックあたり最大512FLOPsの浮動小数点演算が可能なマルチ・ベクター浮動小数点パイプライン

• 線形代数演算と行列演算向けハードウェア・アクセラレータにより、演算処理の多いアルゴリズムの実行を高速化

• 車載SoCのISO 26262認証取得を支援するためASIL BならびにD基準に対応したARC VPX5FSプロセッサ

• アプリケーション・ソフトウェア開発を容易化するC/C++コンパイラや関連ライブラリを提供するARC MetaWare Development Toolkit

2019年10月22日 カリフォルニア州マウンテンビュー発 - シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、DesignWare® ARC® VPX5 DSP and VPX5FS DSP Processor IPを発表した。このプロセッサIPは、ARCv2DSP命令セットの拡張版をベースに、RADAR/LiDAR、センサー・フュージョン、ベースバンド通信などの高い信号処理性能が要求されるシステム向けに最適化が施されている。ARC VPX5 DSPプロセッサは、超長命令（VLIW：very long instruction word）ならびに1つで複数データを並列処理する命令（SIMD：single instruction-multiple data）アーキテクチャをコンフィギュラブルに実装でき、低消費電力を実現できる。スカラーならびにベクター実行ユニットにより、高度な並列処理を実現している。ARC VPX5FS DSPでは、セーフティー・モニター、ロックステップ機構、その他のハードウェア・セーフティー機能を搭載しており、開発者は、消費電力や性能に妥協することなく最も高いレベルの機能安全性や故障カバレッジを達成することができる。また、ARC MetaWare Development Toolkitが両プロセッサをサポートしており、ソフトウェア開発者は、ベクター最適化コンパイラ、デバッガ、命令セット・シミュレータ、DSPならびに数値演算ライブラリなどの包括的なソリューション・プログラミング環境を活用することができる。

Arbe社　創業者兼CTO　 Noam Arkind氏は次のように語っている。「ARCプロセッサの信号処理性能は驚異的です。当社のリアルタイムRadar Processor Unitには同プロセッサを搭載していますが、ARC VPX DSPプロセッサが提供してくれる機能には大きな期待を持っています。このプロセッサと当社独自のハードウェア・アクセラレータを組み合わせることにより、当社は、これまで以上に強力なプログラマブル・ソリューションを提供できるようになるでしょう。線形代数演算アクセラレータやベクター浮動小数点などの機能向上により、高精度なアルゴリズムの実装が可能となります」

ARC VPX5ならびにVPX5FSプロセッサは、ともにシングル/デュアル/クアッド・コアにコンフィギュレーションできる。個々のコアには、512ビットのワイド・ベクターで8/16/32ビットのSIMD処理を実行できるスカラー実行ユニットならびに複数ベクター演算ユニットが搭載されている。柔軟にコンフィギュレーション可能であるため、必要とする実行性能に合わせてハードウェア・ユニットやベクター・リソースを選ぶだけで、消費電力や面積を最適化することができる。また、8/16/32ビットの浮動小数点データ・タイプにより、マシンラーニングやAIなどのアプリケーションで用いられるニューラル・ネットワーク・アルゴリズムも実行できる。

複雑なDSPアルゴリズムの実行には、浮動小数点演算を多用する必要がある。これに対応するため、個々のコアでは最大3つのベクター浮動小数点パイプラインを活用することができる。ARC VPX5ならびにVPX5FSプロセッサは、半/単/倍精度の浮動小数点データ・タイプに対応している。VPX5、VPX5FSともに、線形代数演算と行列演算専用のハードウェア・アクセラレータを搭載しており、超高速で方程式の解を導くことができる。ARC VPX DSPは、1クロックあたり512FLOPおよび32の演算実行性能を提供する。

ソフトウェア開発期間を短縮するため、C/C++最適化コンパイラを提供するARC MetaWare Development ToolkitがARC VPX DSPをサポートしている。自動ベクター化機能により、コンパイラは、サポートしているあらゆる浮動小数点ならびに固定小数点データ・タイプを個別のSIMDユニットでフルMAC実行することができる。また、全ての演算ユニットにVLIWを割り当てることにより、高度な並列演算を可能にする。

シノプシス　IPマーケティング担当副社長　John Koeterは次のように述べている。「センサー・フュージョンやRADAR/LiDARなどのシステムでは、膨大かつ複雑なDSPアルゴリズムを実行しなければならないため、これまで以上に高度な演算性能、並列実行性能が必要となっています。当社がご提供する高性能でコンフィギュラブルなVPX DSP IPソリューションをご活用いただくことにより、開発者の皆様は、低消費電力目標を達成しつつ、膨大な信号処理を実行できるSoCを実現できます」

提供可能時期ならびに関連情報

DesignWare ARC VPX5プロセッサは、主要顧客向けに2020年の第一4半期の提供開始を予定している。

DesignWare ARC VPX5FSプロセッサは、主要顧客向けに2020年の第二4半期の提供開始を予定している。

• ARC VPX5の詳細は下記より入手可能。

  https://www.synopsys.com/dw/ipdir.php?ds=arc-vpx5

• ARC VPX5FSの詳細は下記より入手可能。

  https://www.synopsys.com/dw/ipdir.php?ds=arc-vpxfs

   

DesignWare IPについて

シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック・ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線・無線通信向けインターフェイス（業界標準プロトコル）IP、セキュリティIP、組込みプロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング・キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。

詳細情報は https://www.synopsys.com/ja-jp/designware-ip.html より入手可能。

シノプシスについて

Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jp より入手可能。