ニュースリリース - 2018年10月23日

シノプシスのFineSim SPICEの回路シミュレーション・スピードが3倍に向上

最先端ノードの大規模アナログ・デザインのポスト・レイアウト検証の時間を短縮する最新バージョン

概要

• アナログ回路シミュレーション・スピードを3倍高速化し、検証期間を大幅に短縮

• RF解析機能の追加により、高周波アナログ回路にも対応

• ノイズの影響を受け易いパワー・マネージメント、データ・コンバージョン、SERDESといった回路設計に最適

2018年10月23日 カリフォルニア州マウンテンビュー発 - シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、回路シミュレータ FineSim^® SPICEの最新バージョンを発表した。FineSim SPICE 2018.09バージョンには、最先端アナログ・デザインの回路シミュレーション・スピードを3倍高速化する革新的なテクノロジが搭載されている。最先端プロセス・ノードで顕著な、レイアウト後に多数の寄生要因を含む大規模アナログ・デザインのシミュレーション時に大きな効果がある。この他にも、マルチCPU上でのシミュレーション速度の大幅向上、回路過渡現象や位相ノイズを高精度に解析するRF解析機能などのエンハンスメントが施されている。

東芝メモリ株式会社　設計技術推進部　設計技術第二担当　グループ長　姫野敏彦氏は、次のように語っている。「当社の最先端のBiCS FLASH^™ 3Dフラッシュ・メモリー内部の洗練されたチャージポンプ回路をもつギガビット/秒のI/Oの検証には、高性能/高精度なアナログ回路シミュレータが必要です。FineSim SPICE 2018.09バージョンを使用することによって、BiCS FLASHのアナログ回路の過渡解析やノイズ解析のスピードを平均で2倍向上させることができました」

FineSim SPICEは、業界標準の回路シミュレータ HSPICE^®を補完して、ADC、DAC、PMIC、PLL、SERDESといった大規模で高速動作のアナログ回路に対して、高速で高精度な回路シミュレーションを実行する。新しいパラレル・パーティショニング・テクノロジ、マトリックス・ソルバー・テクノロジ、最先端のマルチレベルNewtonならびにRC削減アルゴリズムにより、従来から課題となっていたデザインに対して画期的なシミュレーション・パフォーマンスを実現できる。また、HSPICEネットリスト、SPICEモデル、セットアップ情報を直接受け取ることができるため非常に使い易いソリューションとなっている。シノプシスのレイアウトならびにスケマティック・エディター Custom Compiler^TMとも緊密に統合されている。

シノプシス　デザイン・グループ　コーポレート・バイスプレジデント　Michael Jacksonは、次のように述べている。「アナログ・デザインの規模/動作性能/複雑性は増加しており、設計者は、最大限のシミュレーション精度を維持しつつ、これまで以上に大幅に高速な検証を実行できる革新的な回路シミュレータを必要としています。当社は、高速と高精度を両立させたSPICEソリューションを提供し生産性向上を達成するため、新しい回路シミュレーション・テクノロジの開発に投資を続けております」

シノプシスについて

Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。