ニュースリリース - 2018年7月24日

シノプシス、400G伝送の超大規模データセンター向けに高性能イーサネットIPを提供

次世代のリーフ＆スパイン型ネットワーキング・アーキテクチャで求められる伝送性能を支えるDesignWare 56G Ethernet PHY

概要

• 100G、200G、400G伝送のイーサネット・アプリケーションに対応すべくPAM-4ならびにNRZデータ伝送方式をサポートするDesignWare^® 56G Ethernet PHY

• 低消費電力と高性能を実現するシリコン実証済みのアナログ・デジタル・コンバータ搭載のコンフィギュラブルなトランスミッタとDSPベース・レシーバ

• Top-of-rackデータセンタースイッチのためのバックプレーン接続、光学/銅ケーブルをサポートする高速PHY

• 800G伝送イーサネット・アプリケーション向けの112Gインターフェイスも実現できる、拡張性の高い独自のPHYアーキテクチャ

2018年7月24日 カリフォルニア州マウンテンビュー発 - シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、急速に需要が高まっている400Gbpsの伝送能力を持つ超大規模データセンター向けのシステムオンチップ開発支援のため、DesignWare 56G Ethernet PHY IPの提供を開始すると発表した。この先進の56G Ethernet PHYアーキテクチャは、シリコン実証済みのデータ・コンバータ、コンフィギュラブルなトランスミッタ、DSPベース・レシーバで構成されており、開発対象のアプリケーションに対して最適な消費電力/性能バランスを実現することができる。また、リーフ＆スパイン型ネットワーキング・アーキテクチャで必要になる伝送容量に対応するため、10Gから400Gイーサネットのシングルならびにアグレゲート・リンクレートをサポートしており、PAM-4ならびにNRZデータ伝送方式もサポートしている。性能は、チップ間/バックプレーン/光学ならびに銅ケーブル接続に関してOIFならびにIEEE規格が定める基準をしのぐものとなっている。シノプシスが提供する56G Ethernet PHY IP、デジタルコントローラIP、検証用IP、ソースコード・テストスイートを活用することにより、設計者は、開発対象のデータセンター向けチップに組み込む完全なイーサネットIPソリューションを手にすることができる。

より強固なタイミング・リカバリーと優れたジッター・パフォーマンスを実現するため、56G Ethernet PHYのレシーバーには、マルチループ・クロック回路、データ・リカバリー回路のみならずフル機能のDSPも搭載されている。また独自アーキテクチャを持つPAM-4トランスミッタにより、正確なフィードフォワード・イコライゼーションが優れた伝送特性を実現する。また、拡張性の高い独自のPHYアーキテクチャで開発されているため、112G接続が求められる次世代の800Gイーサネット・アプリケーションにも対応できる。

シノプシス　IP担当副社長　John Koeterは次のように述べている。「データセンターに必要とされる伝送容量は増加の一途であり、ネットワーク・インフラ側の負荷も拡大しています。DesignWare 56G Ethernet PHYをご活用いただくことにより、設計者の皆様は、開発リスクを抑えつつ、400G超大規模データセンター向けSoCに高度なイーサネット接続性能を組み込むことが可能となります」

提供開始時期ならびに参考情報 

DesignWare 56G Ethernet PHY IPの16nmならびに7nm FinFETプロセス・シリコン・デザインキットは、それぞれ2018年第三4半期、第四4半期の提供開始を予定している。

• DesignWare 56G Ethernet PHY IPの詳細

  https://www.synopsys.com/dw/ipdir.php?ds=dwc_56g_ethernet_phy

• DesignWare Ethernet IPソリューションの詳細

  https://www.synopsys.com/designware-ip/interface-ip/ethernet.html

• Ethernet検証用IPの詳細

  https://www.synopsys.com/verification/verification-ip/ethernet/ethernet-up-400g.html

 

DesignWare IPについて

シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング・プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック・ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線・無線通信向けインターフェイス（業界標準プロトコル）IP、セキュリティIP、組込みプロセッサ・コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング・キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。

詳細情報はhttp://www.synopsys.com/designwareより入手可能。

シノプシスについて

Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、httpｓ://www.synopsys.com/ja-jp より入手可能。