ニュースリリース - 2018年4月30日

TSMC社、高性能7nm FinFET Plusテクノロジで、シノプシス・デザイン・プラットフォームを認証

高性能・高密度なデザインを実現するシノプシス・デザイン・プラットフォーム

概要

• TSMC　7nm FinFET Plusプロセス・テクノロジ認証済みシノプシス・デザイン・プラットフォーム、複数の顧客デザインで実証

• EUVリソグラフィー考慮のFinFET Plusプロセス向けに最適化されたIC Compiler™ II でチップ面積削減

• TSMC社のWafer-on-Wafer^®（WoW）テクノロジを用いた複数ダイ集積をデザイン・プラットフォーム全般でサポートすることにより、開発効率が向上、量産までの期間短縮を実現 

2018年4月30日 カリフォルニア州マウンテンビュー発 - シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、TSMC社が、同社の7nm FinFET+ テクノロジ 向けDesign Rule Manual（DRM）へのシノプシス・デザイン・プラットフォームの対応を認証したと発表した。既に複数の顧客企業にてテストチップ・テープアウトが完了、商用デザインも進行中であり、今回のTSMC認証により、HPC（high-performance computing）や高密度/低消費電力モバイルをはじめとする広範囲にわたるマーケット分野の幅広いデザインがシノプシス・デザイン・プラットフォームを用いて開発可能となった。

TSMC社の極端紫外線（EUV：Extreme Ultraviolet）リソグラフィ・プロセスにより、非EUVと比べて、チップ性能を犠牲にすることなく大幅に面積を削減することが可能になるという点で、今回の認証は大きな意味を持つ。

論理合成ソリューション Design Compiler^® Graphicalならびに配置配線ソリューション IC Compiler II を核としたシノプシス・デザイン・プラットフォームには、高性能デザイン実現に向けてTSMC社の7nm FinFET Plusプロセスのメリットを最大限活用すべくエンハンスメントが施されている。Design Compiler Graphicalでは、デザイン性能の大幅向上とエレクトロマイグレーション防止のため、ビア・ピラー構造の自動挿入が可能となっており、そのデザイン情報はIC Compiler II に渡されて更なる最適化が行われる。また論理合成実行中にノン-デフォルト・ルールを自動適用し、レイヤー考慮最適化を行うことにより、デザイン性能をさらに向上させることができる。IC Compiler II によるバス配線も含めたこうした最適化テクノロジは、配置配線フローを通して適用されるため、高速ネットワーク・デザインで要求される厳しいディレイ・マッチングにも対応できる。

スタティックタイミング・サインオフ・ソリューション PrimeTime^®の（最先端ノードでの波形の歪みを正確にモデル化する）最先端波形伝播テクノロジやパラメトリック・オンチップ・バリエーション（POCV）解析機能は、これまで以上に高性能/低電圧で動作するデザインで増加する波形の歪みやバリエーションの非ガウス分布に対応すべくエンハンスされている。また、フィジカル考慮サインオフ・テクノロジの強化により、ビア・ピラー構造もサポートしている。

シノプシス・デザイン・プラットフォームは、TSMC社のWoWテクノロジをサポートするため、フィジカル・インプリメンテーション、寄生抽出、フィジカル検証、タイミング解析の機能を強化している。IC Compiler II によるフィジカル・インプリメンテーション・フローは、イニシャル・ダイ・フロアプランからダイ配線時のバンプ・アサイン/配置まで、ウェハー多用デザインをフル・サポートしている。IC Validatorは、DRC/LVSチェックなどのフィジカル検証を、StarRC™は寄生抽出を実行する。

TSMC社　デザイン・インフラストラクチャ・マーケティング担当　シニア・ディレクター　Suk Lee氏は次のように語っている。「当社は、TSMC　7nm FinFET Plusプロセス・テクノロジでのシノプシス社との協業ならびに顧客企業エンゲージメントの継続を通じて、お客様各社が革新的な新製品をいち早く市場投入できるよう支援する差別化されたプラットフォーム・ソリューションをお届けしています。今回のシノプシス・デザイン・プラットフォームの認証により、お客様各社はEUVテクノロジを活用した量産デザインが可能となりました」

シノプシス　デザイン・グループ　マーケティング&ビジネス・デベロップメント担当コーポレート・バイス・プレジデント　Michael Jacksonは次のように述べている。「TSMC社との7nm FinFET Plus量産プロセスの協業により、お客様各社では、高度に差別化されたシノプシス・デザイン・プラットフォームを用いて、ますます大規模化するSoC、複数ダイを集積したチップの設計を自信を持って開始することができるようになりました。今回の認証により、お客様各社は、最先端EUVプロセスが提供する性能/消費電力/面積の大幅向上のメリットを活用することができ、差別化した製品をより短期間で市場投入することができるようになりました」

シノプシスについて 

Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。

詳細情報は、https://www.synopsys.com/ja-jpより入手可能。